Numéro |
J. Phys. Colloques
Volume 49, Numéro C4, Septembre 1988
ESSDERC 8818th European Solid State Device Research Conference |
|
---|---|---|
Page(s) | C4-575 - C4-578 | |
DOI | https://doi.org/10.1051/jphyscol:19884121 |
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-575-C4-578
DOI: 10.1051/jphyscol:19884121
COMPARISON OF ECL GATE PERFORMANCES USING DIFFERENT HETEROJUNCTION BIPOLAR TRANSISTORS PROCESS
J. DANGLA et D. HAVONDCentre National d'Etudes des Télécommunications, Laboratoire de Bagneux, 196, rue H. Ravera, F-92220 Bagneux, France
Résumé
Les performances en commutation d'un transistor bipolaire à hétérojonction GaAlAs/GaAs (TBH) sont examinées dans le cadre d'une application logique ECL à partir d'un modèle de type schéma électrique équivalent. Ce modèle a été validé à l'aide de résultats expérimentaux. L'influence sur le temps de propagation des paramètres de couche, des règles de dessin et des procédés technologiques est étudiée. Les simulations montrent l'existence d'un optimun à la fois sur l'épaisseur de base et sur la largeur du doigt d'émetteur. Finalement la technologie la mieux adaptée aux performances ultimes se révèle être la technologie mésa.
Abstract
The switching performance of GaAlAs/GaAs n - p - n Heterojunction Bipolar transistors (HBT) has been investigated for Emitter Coupled Logic (ECL) circuit operation using a CAD model witch has been validated by experimental results. Switching time is discussed in conjunction with layer parameters, design rules, and technological process. The simulation shows the existence of an optimun both for the base thickness and the emitter width. Finally Mesa process give lower switching time than the implanted one.