Issue |
J. Phys. Colloques
Volume 49, Number C4, Septembre 1988
ESSDERC 8818th European Solid State Device Research Conference |
|
---|---|---|
Page(s) | C4-367 - C4-370 | |
DOI | https://doi.org/10.1051/jphyscol:1988476 |
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-367-C4-370
DOI: 10.1051/jphyscol:1988476
SELECTIVE EPITAXY BASE FOR BIPOLAR TRANSISTORS
J.N. BURGHARTZ, B.J. GINSBERG, S.R. MADER, T.-C. CHEN et D.L. HARAMEIBM Research Division, T.J. Watson Research Center, Yorktown Heights, NY 10598, U.S.A.
Résumé
Un transistor dont la base est preparée par épitaxie sélective a été fabriqué avec une largeur de base de 1100Å et une résistance carrée de la base intrinsèque de 2800Ω/[MATH]. Nous démontrons qu'il est possible d'utiliser une largeur de base inféure à 1000Å si les cycles thermiques après le dépôt de la base sont minimisés. L'utilisation de couches minces epitaxiés pour la base intrinsèque permet d'éviter les difficultés liées à la formation des espaceurs, en limitant la nucléation sur le silicium polycristallin de la base extrinsèque à la périphérie de l'emetteur. L'interface poly/epi est orientée suivant un plan (111). Ceci conduit à une dégradation des charactéristiques des dispositifs à cause de l'étalement latéral de la base extrinsèque en dessous des espaceurs.
Abstract
A Selective Epitaxy Base Transistor (SEBT) is presented with a basewidth of 1100Å and an intrinsic base sheet resistance of 2800Ω/[MATH]. It is demonstrated that a sub-1000Å basewidth is possible if the temperature-time cycles after base deposition are minimal. Using thin epitaxial layers to form the intrinsic base avoids difficulties in sidewall formation caused by nucleations on the extrinsic base polysilicon at the emitter window perimeter. The poly/epi interface was found to be on a (111) plane. This leads to a degradation of the device characteristics due to extrinsic base encroachment underneath the sidewall.