| Numéro |
J. Phys. Colloques
Volume 49, Numéro C4, Septembre 1988
ESSDERC 8818th European Solid State Device Research Conference |
|
|---|---|---|
| Page(s) | C4-287 - C4-290 | |
| DOI | https://doi.org/10.1051/jphyscol:1988459 | |
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-287-C4-290
DOI: 10.1051/jphyscol:1988459
IMPROVING RELIABILITY USING DESIGN CENTERING
W. HEIMSCH1, R. KREBS1, K. ZIEMANN1 et D. MOEBUS21 Siemens AG, Corporate Research and Development, Otto-Hahn-Ring 6, D-8000 München 83, F.R.G.
2 Institut für Netzwerk und Systemtheorie, Universität Stuttgart, Stuttgart, F.R.G.
Résumé
Ici sont analysées les performances d'une porte NOR en technologie BiCMOS. Afin de réduire l'influence de la dispersion des paramètres de fabrication sur les fluctuations des différents courants internes, un logiciel d'aide à la conception (Design Centering Program) optimise la largeur des transistors MOS. Ceci permet, pour une fluctuation de 5 % du courant de chaque transistor MOS, d'améliorer les performances (temps de propagation) du circuit d'environ 37 %.
Abstract
In this work the reliability of a BiCMOS NOR Gate is investigated. A design centering program is used to dimension the width of the MOS transistors in order to make the circuit utmost insensible to current efficiency fluctuations caused by process parameter deviations. Therewith the reliability could be increased by 37 % while the current efficiency of the single MOS transistors fluctuates within its 5 % value.