| Issue |
J. Phys. Colloques
Volume 49, Number C4, Septembre 1988
ESSDERC 8818th European Solid State Device Research Conference |
|
|---|---|---|
| Page(s) | C4-665 - C4-668 | |
| DOI | https://doi.org/10.1051/jphyscol:19884139 | |
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-665-C4-668
DOI: 10.1051/jphyscol:19884139
HOT ELECTRON RELIABILITY OF DEEP SUBMICRON MOS TRANSISTORS
G. REIMBOLD1, F. PAVIET-SALOMON2, H. HADDARA2, G. GUEGAN1 et S. CRISTOLOVEANU21 LETI, CENG, 85X, F-38041 Grenoble Cedex, France
2 Laboratoire de Physique des Composants à Semiconducteurs, ENSERG, F-38031 Grenoble Cedex, France
Résumé
Nous étudions la dégradation des performances des transistors MOS ultra-courts (0.3 µm - 0.6 µm) engendrée par l'injection de porteurs chauds. Ces dispositifs ont un canal N, une structure conventionnelle (non LDD) et ont été optimisés pour fonctionner à 3 V. Plusieurs types de contraintes out été analysés. Un suivi systématique des paramètres importants a été réalisé en cours de vieillissement, la dégradation étant ensuite évaluée par des méthodes de caractérisation fine. L'influence des tensions d'alimentation sur la durée de vie des dispositifs est étudiée. Ces résultats sont interprétés en tenant compte de l'extension de la zone de défauts et du taux de génération locale d'états d'interface.
Abstract
The hot electron induced degradation of fully optimized N-channel MOSFET's, having channel lengths in the range 0.3 µm - 0.6 µm, is systematically investigated. The created defects and their influence on the device performance are evaluated with very sensitive techniques and explained using 2D modelling. The device lifetime is analysed as a function of the biasing conditions. These results are interpreted by taking into consideration the extension of the defective region as well as the local generation rate of interface states.