| Numéro |
J. Phys. Colloques
Volume 49, Numéro C4, Septembre 1988
ESSDERC 8818th European Solid State Device Research Conference |
|
|---|---|---|
| Page(s) | C4-625 - C4-628 | |
| DOI | https://doi.org/10.1051/jphyscol:19884130 | |
ESSDERC 88
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-625-C4-628
DOI: 10.1051/jphyscol:19884130
Centro Nacional de Microelectrónica, CSIC-UAB, SP-08193 Bellaterra, Barcelona, Spain
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-625-C4-628
DOI: 10.1051/jphyscol:19884130
PHYSICAL BEHAVIOUR MODELLING OF VDMOS DEVICES
J. PAREDES, J. FERNANDEZ, F. BERTA, S. HIDALGO, J. REBOLLO et J. MILLANCentro Nacional de Microelectrónica, CSIC-UAB, SP-08193 Bellaterra, Barcelona, Spain
Résumé
Nous proposons un modèle analytique pour expliquer le comportement physique des transistors VDMOS quel que soit le niveau de courant. L'effet de quasi-saturation est pris en compte au travers de la saturation de la vitesse des porteurs à fort champ électrique. Des transistors VDMOS interdigités ont été réalisés et les simulations bidimensionelles effectuées en vue de vérifier le modèle.
Abstract
An analytical model is proposed in order to explain the physical behaviour of VDMOS devices at any DC current level. The quasi-saturation effect is included considering the carrier saturation velocity at high electric fields. Interdigitated VDMOS devices have been fabricated and 2D simulations have been carried out to check the model.