CHARACTERISATION OF NARROW-SPACED ISOLATION IN A TWIN RETROGRADE WELL SUBMICRON CMOS PROCESS

Résumé
Des petites dimensions entre les régions N⁺ et P⁺ ont été réalisé utilisant une technologie de puits jumeaux rétrogrades en combinaison avec une technique d'isolation avancée. Dans cet article, nous avons démontré à l'aide de simulations, et de résultats expérimentaux, la réduction requise des courants de fuite a l'intérieur des transistors de champs. Les résultats montrent qu'un espace de 2.5 µm séparant les régions N⁺ et P⁺ peut être réalisé.

Abstract
Small N⁺-P⁺ spacings have been realised using twin retrograde well technology in combination with an advanced isolation scheme. In this paper suppression of field transistor leakage currents is demonstrated by simulation and experimental results. The results show that an N⁺-P⁺ spacing of 2.5 µm can be realised without increased narrow-width effects in adjacent transistors.