| Numéro |
J. Phys. Colloques
Volume 49, Numéro C4, Septembre 1988
ESSDERC 8818th European Solid State Device Research Conference |
|
|---|---|---|
| Page(s) | C4-529 - C4-532 | |
| DOI | https://doi.org/10.1051/jphyscol:19884110 | |
18th European Solid State Device Research Conference
J. Phys. Colloques 49 (1988) C4-529-C4-532
DOI: 10.1051/jphyscol:19884110
CMOS 1 MICRON ISOLATION TECHNOLOGY USING INTERFACE SEALING BY PLASMA NITRIDATION : PLASMA SILO
P. DELPECH, B. VUILLERMOZ, M. BERENGUER, A. STRABONI et T. TERNISIENCNET Centre National d'Etudes des Télécommunications, Chemin du Vieux Chêne, BP 98, F-38243 Meylan Cedex, France
Résumé
Nous avons évalué l'apport de la technique d'isolation par SILO PLASMA dans une filière CMOS 1 µm par comparaison à un isolement par LOCOS classique. Le SILO PLASMA permet de réduire de 0.4 µm les pertes liées au LOCOS, ainsi que l'effet de canal étroit, tout en conservant les principales caractéristiques électriques de cette technique (courant sous le seuil, intégrité de l'oxyde grille, etc.)
Abstract
The improvement of a 1 µm CMOS process using PLASMA SILO as an isolation technique has been evaluated by comparison with a classical LOCOS. The PLASMA SILO provides a reduction of 0.4 µm in the channel width loss, and a gain on the narrow channel effect. The other electrical characteristics are maintained (subthreshold characteristics, gate oxide integrity, etc.)